# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-138730

(43) Date of publication of application: 31.05.1989

(51)Int.CI.

H01L 21/76 H01L 29/78

(21)Application number: 62-297264

(71)Applicant: FUJITSU LTD

(22) Date of filing:

25.11.1987


(72)Inventor: GOTO HIROSHI

**MIURA TAKAO** 

# (54) SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To reduce the leakage current while averting the narrow channel effect by a method wherein the surface of an insulating film formed on the surface of a semiconductor substrate is coated with a material diminishing the difference in the working function with the substrate. CONSTITUTION: A plurality of n-channel MOS transistors comprising n+type source.drain region 2, a gate oxide film 3 formed on the region 2 and a gate electrode 4 are formed on a p-type Si substrate 1 while respective transistors are isolated from one another by trench parts 5. A compensating material layer 7 is provided inside the trench part 5 through the intermediary of an SiO2 6 while a cavity formed by the compensating material layer 7 is filled up with an



insulator 8. The compensating material layer 7 to compensate the negative charge induced in the p-type Si substrate 1 is composed of a material in high electronic affinity, i.e., one of the p-type polysilicon doped with B, Al, Ga, In, Tl, etc., or silicide such as TiSi2, CrSi2, CoSi2, NiSi, NiSi2, RhSi, Pd2Si, TaSi2, WSi2, Pt2Si, PtSi, etc., or high melting point metals such as Ti, No, Ta, W etc., is applicable.

# LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of

# 印日本国特許庁(IP)

⑪特許出願公開

#### 平1-138730 ⑩ 公 開 特 許 公 報 (A)

@Int Cl.4

識別記号

301

庁内整理番号

49公開 平成1年(1989)5月31日

H 01 L 21/76

S - 7638 - 5F

29/78

L-7638-5F R-8422-5F

審査請求 未請求 発明の数 1 (全6頁)

半導体装置 図発明の名称

> ②特 顋 昭62-297264

②出 頣 昭62(1987)11月25日

⑫発 明 者 後 藤 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

73発 明 浦 者  $\equiv$ 隆

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 雄

内

富士通株式会社 ①出 顖 人

神奈川県川崎市中原区上小田中1015番地

外2名 個代 理 弁理士 長谷川 文廣

桕

1. 発明の名称

半斑体装置

## 2. 特許請求の範囲

(1) 半導体基板 (1) の表面に絶縁膜 (6) が形 成された半導体装置において、

絶縁膜(6)の表面に上記半導体基板(1)と の仕事関数差が小さくなるような物質 (7) を被 潜したことを特徴とする半期体装置。

(2) 上記半導体基板 (1) との仕事関数差が小さ くなるような物質 (7) は、半導体基板 (1) に 設けられた簿 (5) の裏面に形成された絶縁機 (6) 上に層状に形成されるかまたは海 (5) 内 に充填されたことを特徴とする特許請求の範囲第 (1) 項記載の半導体装置。

(3) 上記半導体基板 (1) との仕事関数差が小さ くなるような物質 (7) として、半導体基板 (1) が p 型の場合には B 、 Al, Ga, In, Tl, 等をドープし

た p 型ポリシリコン、 TiSiz, CrSiz, CoSiz, NiSi. NiSiz, RhSi, PdzSi, TaSiz, WSiz, PtzSi, PtSi等の シリサイドまたはTi、No、Ta、W等の高融点金属 を用い、半導体基板 (1) が n 型の場合には P. As, Sb等をドープしたn型ポリシリコンまたは ZrSiz, MoSiz, HISi等のシリサイドを用いたことを 特徴とする特許請求の範囲第(1)項または第(2)項記 戦の半導体装置。

# 3. 発明の詳細な説明

(梅亚)

半退体基板の表面に絶縁膜が形成された半導体 装置において、

リーク電流を減少させると共に狭チャネル効果 を防止することを目的とし.

半導体基板の表面に絶縁膜が形成された半導体 装置において、絶縁膜の裏面に上記半導体基板と の仕事関数差が小さくなるような物質を被着する ように構成する。

# (産業上の利用分野)

本発明は、半導体基板の表面に絶縁膜が形成された半導体装置に関する。

半導体装置集積回路上に形成された個々の素子を分離するために、集積度が低い場合にはLOCOSが用いられていた。そして、この方法で漏れ 電流を充分少なくすることができた。

集積度が向上するに従って、LOCOSとトレンチアイソレーションとが併用されるが、さらに 集積度を向上させるためには、トレンチアイソレ ーションのみで素子分離を行う必要が生じてきた。

トレンチアイソレーションのみで素子分離を行うと、 基板がp型の場合、トレンチ郎に充塡された 地縁物中に正の電荷が誘起され、 基板中に負の電荷が誘起されるので、 地縁物をゲート地縁膜としたチャネル (いわゆるサイドチャネル) が生じ、トランジスタにリーク電流が流れる。

このリーク電流を防止する方法が必要とされている。

これを防ぐために、従来はトレンチ部65のp型Si基板61側にBをドープして、p型Si基板61側にBをドープして、p型Si基板61側に誘起された負の電荷を補償し、寄生MOSトランジスタ効果が発生するのを防止していた。

# (発明が解決しようとする問題点)

従来の方法では、p型Si基板にBをドープしていたので、その後の工程においてドープしたBが n チャネルMOSトランジスタのチャネル部に拡散してチャネル部を挟めてしまい、狭チャネル効果が生じてしまう。その結果、トランジスタの電流駆動能力が低下してしまうという問題が生じていた。

本発明は、リーク電流を減少させると共に狭チャネル効果を防止したトレンチアイソレーション を施した半導体装置を提供することを目的とする。

# (問題点を解決するための手段)

本発明は、半導体基板の表面に絶縁膜が形成された半導体装置において、絶縁膜の表面に上記半

#### (従来の技術)

第6図は、従来例を示す図である。

 第6図において、Glはp型Si基板、62はn
 型のソースまたはドレイン領域、63はゲート 酸化膜、64はゲート電極、65はトレンチ部、 66はCVDSiO.である。

P型Si 基板 6 1 上に n・型のソースまたはドレイン領域 6 2 . ゲート酸化膜 6 3 およびゲート電極 6 4 からなる M O S トランジスタが複数個形成されている。

複数個のMOSトランジスタ間には溝(トレンチ部65)が振られ、トレンチ部65の中にはCVDSiOx66が充填されて各MOSトランジスタは分離されている。

CVDSi0x66とp型Si基板61との界面付近では、CVDSi0x66側に正の電荷が誘起され、p型Si基板61側に負の電荷が誘起される。その結果、この場合のMOSトランジスタはロチャネル型であるから寄生MOSトランジスタ効果が生じ、リーク電流が流れてしまう。

専体基板との仕事関数差が小さくなるような物質を被着するように構成することにより、リーク電流を減少させると共に狭チャネル効果を防止するものである。

第1図は、本発明の1実施例構成図である。

第1図を用いて本発明の手段について説明する。 第1図において、1はp型Si基板、2はソース あるいはドレイン領域、3はゲート酸化膜、4は ゲート電極、5はトレンチ部、6はSiOz、7は補 債物質層、8は絶縁物である。

p型Si基板1上に、n・型のソース、ドレイン 領域2、その上に形成されたゲート酸化膜3 およびゲート電極4 からなる n チャネルMOSトラン ジスタが複数個形成されている。

各MOSトランジスタは、 游 (トレンチ部 5) により分離されている。

トレンチ部5の内面にはSi0.6を隔てて捕債物質問7が設けられており、捕債物質層7により形成された空白部には絶縁物8が充壌されている。

補償物質層ではp型Si基板!中に誘起される負

の電荷を補償するためのものであり、電子観和力の大きな物質、すなわち、B、Al,Ga,ln,Tl,等をドープしたp型ポリシリコン、TiSiz,CrSiz,CoSiz,NiSi、NiSiz,RhSi,PdzSi,TaSiz、WSiz,PtzSi、PtSi等のシリサイドまたはTl、Mo、Ta、W等の高融点金属が用いられる。

第1図ではトレンチ部5の内面にSiOx6を隔てて補價物質層7を設け、補償物質層7の空白部に 絶縁物8を充塡しているが、絶縁物8でなく補償 物質層7と同じ物質を充塡してもよい。

また、第1図はp型Siを板を用いnチャネルMOSトランジスタを形成した場合を示しているが、n型Si基板を用いpチャネルMOSトランジスタを形成した場合には、補償物質層7として電子規和力の小さな物質、例えば、P. As. Sb等をドープしたn型ポリシリコンまたは ZrSiz.MoSiz.HfSi等のシリサイドが用いられる。

#### (作用)

p型Si 基板上に形成されたMOSトランジスタ

p型Si 基板上に形成されたMOSトランジスタのゲート材料としてPをドープした n 型ポリシリコンを用いた場合、スレシホールド電圧は負になる(ゲート酸化膜の厚さか300人の場合、-0.2~-0.1 V)。これに対して、ゲート材料として電子観和力の大きな物質、すなわち、B、At、Ga、In、Ti、等をドープしたp型ポリシリコン、TiSiz、CrSiz、CoSiz、NiSi、NiSiz、RhSi、PdzSi、TaSiz、WSiz、PtzSi、PtSi等のシリサイドまたはTi、Mo、Ta、W等の商融点金属を用いた場合、スレシホールド電圧は正になる。ゲート材料としてp型ポリシリコンを用いた場合、ゲート酸化膜の厚さが300人で、スレシホールド電圧は0.3~0.4 V、上記の金属を用いた場合、0.4~0.6 Vである。

このことから、p型Si 基板上に形成された n チャネルM O S トランジスクのアイソレーション部に生ずる寄生 M O S トランジスタのソース、ドレイン間の漏れ電波を減少させるためには、アイソレーション部の絶縁物として電子観和力の大きな

のスレシホールド電圧は、チャネル部の不純物温度、界面電荷、ゲート材料等に依存する。ゲート電圧をグランドレベルにした場合のソース、ドレイン間の漏れ電流は、スレシホールド電圧が高い程少ない。このことは、アイソレーション部に生じた寄生MOSトランジスタについてもあてはまる。

したがって、アイソレーション部に生じる寄生MOSトランジスタのソース、ドレイン間の涌れ電流を少なくするためにスレシホールド電圧を高めればよいことがわかる。そのためには、界面電荷を減少させること、チャネル部の不純物温度を高くすることおよびゲート材料を適当に選択することが考えられる。

しかしながら、界面電荷は、製造プロセスに依存しており、現在は物性的限界にきている。また、チャネル部の不純物濃度は、他の案子特性に影響を与えるため、自由に変更することが難しい。これに対して、ゲート材料を変更することは容易に行うことができる。

物質、すなわち、B、Al.Ga.In.Tl. 等をドープした P型ポリシリコン、TiSiz.CrSiz, CoSiz, NiSi、NiSiz, RhSi, PdzSi.TuSiz. WSiz, PtzSi, PtSi等のシリサイドまたはTi、Ho、Ta、W等の高融点金属を用いればよいことがわかる。

本発明は上記の知見に基づいてなされたもので、 第1図に示すように、p型Si基板 | 上に形成され た複数個のn チャネルMOSトランジスタ間のア イソレーションとしてのトレンチ部5の内面に SiOx 6 を隔てて世子観和力の大きな物質、すなわ ち、B、A1、Ga、In、T1、等をドープしたp型ポリシ リコン、TiSiz、CrSiz、CoSiz、NiSi、NiSiz、RhSi、 PdzSi、TaSiz、WSiz、PtzSi、PtSi等のシリサイドま たはTi、No、Ta、W等の高融点金属からなる間質 物質圏 7 を設けたものである。

以上、p型Si 基板上にnチャネルMOSドランジスタを形成した場合について説明したが、n型Si 基板上にpチャネルMOSトランジスタを形成した場合、アイソレーション部に生する溶生MOSトランジスタのソース、ドレイン間の漏れ電流

を減少させるためには、アイソレーション部の相 限物質層 7 を電子観和力の小さな物質、すなわち、 P、As、Sb等をドープしたn型ポリシリコンまた は2rSi<sub>2</sub>, MoSi<sub>2</sub>, HISi等のシリサイドを用いてスレ シホールド電圧を低くする。

本発明は、Si 基板に誘起される電荷を補償する ために従来例のように基板に不純物をドープして いないので、不純物の拡散により生する問題、例 えば狭チャネル効果によるトランジスタの電流駆 物能力の低下とは無縁である。

#### (実施例)

第1図は本発明の1実施例構成図であり、第2図~第5図は第1図に至るまでの各工程を示した図である。

以下、本発明を実施するための各工程を説明する。

### (工程1,第2図参照)

2 l は p 型Si 基板、 2 2 は n \* 型のソース、ド レイン領域、 2 3 はSi 0x膜、 2 4 はSi 1N 4 膜、 2

新たにゲート酸化膜3を設け、その上にポリシリコンからなるゲート電極4を形成する。

以上のようにして、第1図に示すように、p型Si基板1、n・型のソース、ドレイン領域2、ゲート酸化股3、ゲート電極4、トレンチ部5、SiOx膜6、捕貨物質層7および絶縁物8からなる木発明の1実施例構成が形成される。

本実施例では、補償物質層 2 8 (第1図では7) としてWSiz を用いた例を示したが、補償物質は、 他にも電子観和力の大きな物質、すなわち、B、 AI、Ga、In、TI、等をドープしたp型ポリシリコン、 TiSiz、CrSiz、CoSiz、NiSt、NiSiz、RhSi、PdzSi、 TaSiz、WSiz、PtzSi、PtSi等のシリサイドまたはTi、 Mo、Ta、W等の高融点金属を用いることができる。 p型ポリシリコンを用いる場合には、補償物質層 2 8 (第1図では7)を形成することなく、トレンチ部26 (第1図では5)の内面に設けたSiOz 膜27 (第1図では6)の内側にポリシリコンを 唯積光風した後、Bをドープしてもよい。また、 本実施例では、p型Si基板を用いてnチャネルM 5はCVDSiOx膜である。

まず. C V D Si0x 膜 2 5 をマスクとして p 型Si 基板 2 1 をエッチングして溝を掘ってアイソレーション部となるトレンチ部 2 6 を形成する。その後、トレンチ部 2 6 の内面を熱酸化してSi0x 膜 2 7 を 1 0 0 0 A の厚さに設ける。

### (工程2、第3國參照)

トレンチ部 2 6 の内面に形成したSIO<sub>2</sub>膜 2 7 に C V D法によりタングステンシリサイド (WSi<sub>2</sub>) を付着させ、補償物質暦 2 8 を形成する。

### (工程3、第4図参照)

WSi. からなる補償物質層 2 8 の上部をエッチングして除去すると共に補償物質層 2 8 により囲まれた空白部を絶縁物、例えばポリシリコンを堆積させて充塡する。

# (工程4,第5図参照)

C V D Si 0. 膜 2 5 を除去し、Si ,N。膜 2 4 をマスクとして酸化して、Si 0. 膜 3 0 を形成する。

#### (工程 5、第1 図参照)

SiaN. 膜2 4 およびSiOz膜2 3 を順次除去し.

OSトランジスタを形成した例を示したが、n型Si基板を用いてpチャネルMOSトランジスタを形成する場合には、補償物質として電子観和力の小さな物質。例えば、P. As. Sb等をドープしたn型ポリシリコンまたはZrSiz. MoSiz. III Si等のシリサイドを用いる。

## (発明の効果)

本意明によれば、トレンチアイソレーションにおけるリーク電流を減少させることができると共に快チャネル効果が生じにくいことから若子を微細化することができる。

## 4. 図面の簡単な説明

第1図は本発明の1実施例構成図、第2図~第 5図は第1図に至るまでの各工程を示す図、第6 図は従来例を示す図である。

第1図において

1 : p 型Si 基板

2:ソースあるいはドレイン領域

# 特開平1-138730(5)

3:ゲート酸化膜

4:ゲート電極

5:トレンチ部

6 : SiOz

7: 抽價物質增

8: 链鞣物

特許出願人 富士 通 株 式 会 社 代理人弁理士 長谷川 文廣 (外2名)

